Implementasi Algoritma Kriptografi Ringan PRIDE dan PRESENT untuk Pengamanan Perangkat Internet of Things
DOI:
https://doi.org/10.23960/komputasi.v14i1.351Keywords:
Algoritma Enkripsi, Implementasi FPGA, Keamanan IoT, PRESENT Cipher, PRIDE CipherAbstract
Meningkatnya penggunaan perangkat yang terhubung ke internet dengan konsumsi daya rendah dan biaya yang efisien telah menimbulkan kebutuhan akan mekanisme kriptografi ringan. Salah satu algoritma enkripsi blok ringan yang dirancang untuk memenuhi kebutuhan tersebut adalah PRIDE, yang dikembangkan oleh Martin R. Albrecht. Algoritma ini merupakan salah satu cipher yang efisien untuk lingkungan Internet of Things (IoT) yang memiliki keterbatasan sumber daya. PRIDE sangat sesuai digunakan pada perangkat yang saling terhubung karena membutuhkan sumber daya implementasi yang relatif lebih sedikit serta mampu memberikan kinerja yang tinggi. PRIDE merupakan algoritma enkripsi ringan yang berorientasi pada perangkat lunak dan dioptimalkan untuk implementasi pada mikrokontroler. Penelitian ini berfokus pada implementasi algoritma enkripsi PRIDE pada Field Programmable Gate Array (FPGA) dengan mempertimbangkan metrik kinerja utama, yaitu throughput, konsumsi energi, dan konsumsi daya. Selain itu, penelitian ini juga menyajikan representasi diagramatik yang lebih sederhana dan baru dari implementasi Matrix Layer pada algoritma enkripsi PRIDE. Sebagai pembanding, algoritma enkripsi PRESENT juga diimplementasikan dengan menggunakan metrik evaluasi yang sama. Analisis dilakukan terhadap berbagai metrik desain pada FPGA serta membandingkan hasil implementasi PRIDE dengan algoritma PRESENT yang telah banyak dikenal. Hasil analisis tersebut memberikan wawasan mengenai tingkat efisiensi dan keandalan algoritma PRIDE dalam lingkungan IoT yang memiliki keterbatasan sumber daya. Selain itu, penelitian ini juga mengusulkan beberapa arsitektur implementasi algoritma PRIDE untuk jalur data 16-bit dan 32-bit.
Downloads
References
[1] M. Dworkin, E. Barker, J. Nechvatal, J. Foti, L. Bassham, E. Roback, J. Dray, Standar enkripsi lanjutan (aes), 2001,doi:10.6028/NIST.FIPS.197.
NI Standar, Teknologi, Standar Enkripsi Data (DES)1999, (https://csrc.nist.gov/CSRC/ media/Publications/fips/46/3/archive/1999-10-25/documents/fips46-3.pdf).
EB Kavun, Kriptografi yang efisien sumber daya untuk komputasi di mana-mana, 2014, ( https://d-nb.info/1079843078/34).
V. Dahiphale, G. Bansod, A. Zambare, N. Pisharoty, Desain dan implementasi berbagai arsitektur jalur data untuk cipher ringan ANU pada FPGA, Front. Inf. Technol. Electron. Eng. 21 (2020) 615–628.
V. Dahiphale, H. Raut, G. Bansod, Desain dan implementasi desain jalur data baru dari persegi panjang sandi ringan untuk lingkungan dengan keterbatasan sumber daya, Multimedia Tool. Appl. 78 (2019) 23659–23688.
S. Ashaq, M. Nazish, M. Ali, I. Sultan, M. Tariq Banday, Implementasi FPGA dari sandi blok saat ini dengan kotak substitusi yang dioptimalkan, dalam: 2022 Smart Technologies, Communication and Robotics (STCR), 2022, hlm. 1–6, doi:10.1109/ STCR55312.2022.10009366.
B. Rashidi, Struktur perangkat keras berkinerja tinggi dan ringan dari cipher blok berkinerja tinggi dan saat ini, 2019,doi:10.1016/j.mejo.2019.06.012.
B. Rashidi, Struktur perangkat keras berbiaya rendah dan dua siklus dari sandi blok ringan Prince, 2020a,doi:10.1002/cta.2832.
B. Rashidi, Struktur perangkat keras yang efisien dan fleksibel dari cipher blok clefia 128 bit, 2020b,doi:10.1049/iet-cdt.2019.0157.
B. Rashidi, Implementasi ASIC berkinerja tinggi dan fleksibel dari cipher blok ringan simon dan speck, 2019,doi:10.1002/cta.2645.
B. Rashidi, Struktur fleksibel dari cipher blok ringan yang ada, simon dan led, 2020, doi:10.1049/iet-cds.2019.0363.
B. Rashidi, Struktur fleksibel dan berkinerja tinggi dari cipher blok camellia untuk keamanan internet of things, 2021,doi:10.1049/cdt2.12025.
A. Bogdanov, LR Knudsen, G. Leander, C. Paar, A. Poschmann, MJB Robshaw,
Y. Seurin, C. Vikkelsoe, Mempersembahkan: sebuah algoritma enkripsi blok ultra-ringan, dalam: P. Paillier,
I. Verbauwhede (Eds.), Perangkat Keras Kriptografi dan Sistem Tertanam - CHES 2007, Springer Berlin Heidelberg, Berlin, Heidelberg, 2007, hlm. 450–466.
R. Beaulieu, D. Shors, J. Smith, S. Treatman-Clark, B. Weeks, L. Wingers, Keluarga sandi blok ringan simon dan speck, 2013, (Arsip ePrint Kriptologi, Makalah 2013/404).https://eprint.iacr.org/2013/404, https://eprint.iacr.org/2013/404.
T. Suzaki, K. Minematsu, S. Morioka, E. Kobayashi, Twine: sebuah algoritma enkripsi blok ringan untuk berbagai platform, dalam: Selected Areas in Cryptography: 19th International Conference, SAC 2012, Windsor, ON, Canada, 15-16 Agustus 2012, Revised Selected Papers 19, Springer, 2013, hlm. 339–354.
G. Bansod, N. Raval, N. Pisharoty, Implementasi desain enkripsi ringan baru untuk keamanan tertanam, IEEE Trans. Inf. Forens. Secur. 10 (1) (2014) 142–151.
V. Dahiphale, G. Bansod, J. Patil, Anu-ii: desain enkripsi ringan yang cepat dan efisien untuk keamanan di IoT, dalam: Konferensi Internasional 2017 tentang Big Data, IoT dan Ilmu Data (BID), IEEE, 2017, hlm. 130–137.
W. Wu, L. Zhang, Lblock: sebuah algoritma enkripsi blok ringan, dalam: J. Lopez, G. Tsudik (Eds.), Kriptografi Terapan dan Keamanan Jaringan, Springer Berlin Heidelberg, Berlin, Heidelberg, 2011, hlm. 327–344.
W. Zhang, Z. Bao, D. Lin, V. Rijmen, B. Yang, I. Verbauwhede, Rectangle: sebuah algoritma enkripsi blok ringan berbasis bit-slice yang cocok untuk berbagai platform, Cryptology ePrint Arch. (2014).
J. Guo, T. Peyrin, A. Poschmann, M. Robshaw, Sandi blok LED, dalam: B. Preneel,
T. Takagi (Eds.), Perangkat Keras Kriptografi dan Sistem Tertanam – CHES 2011, Springer Berlin Heidelberg, Berlin, Heidelberg, 2011, hlm. 326–341.
MR Albrecht, B. Driessen, EB Kavun, G. Leander, C. Paar, T. Yalçın, Cipher blok
– fokus pada lapisan linier (feat. pride), dalam: JA Garay, R. Gennaro (Eds.), Advances in Cryptology – CRYPTO 2014, Springer Berlin Heidelberg, Berlin, Heidelberg, 2014, hlm. 57– 76, doi:10.1007/978-3-662-44371-2_4.
J. Borghoff, A. Canteaut, T. Güneysu, EB Kavun, M. Knezevic, LR Knudsen, G. Leander,
V. Nikov, C. Paar, C. Rechberger, P. Rombouts, SS Thomsen, T. Yalçın, Prince
– algoritma enkripsi blok berlatensi rendah untuk aplikasi komputasi pervasif, dalam: X. Wang,
K. Sako (Eds.), Kemajuan dalam Kriptologi – ASIACRYPT 2012, Springer Berlin Heidelberg, Berlin, Heidelberg, 2012, hlm. 208–225.
A. Poschmann, Kriptografi ringan - rekayasa kriptografi untuk dunia yang menyeluruh, 2009, (Arsip ePrint Kriptologi, Makalah 2009/516). https:// eprint.iacr.org/2009/516,https://eprint.iacr.org/2009/516.
Y. Dai, S. Chen, Kriptanalisis sandi blok PRIDE lengkap, 2016, (https://eprint.iacr.org/ 2014/987.pdf).
D. Augot, M. Finiasz, Konstruksi langsung lapisan difusi mds rekursif menggunakan kode bch yang dipersingkat, 2014,https://arxiv.org/abs/1412.4626. doi:10.48550/ ARXIV.1412.4626.
B. Lac, M. Beunardeau, A. Canteaut, JJA Fournier, R. Sirdey, DFA pertama tentang kesombongan: dari teori ke praktik, dalam: F. Cuppens, N. Cuppens, J.-L. Lanet, A. Legay (Eds.), Risiko dan Keamanan Internet dan Sistem, Springer International Publishing, Cham, 2017, hlm. 214–238.
Xilinx, keluarga FPGA Spartan3A, lembar data, (https://docs.xilinx.com/v/u/en-US/ds529).
xilinx, konfigurasi FPGA Spartan6, (https://docs.xilinx.com/v/u/en-US/ug380).
CA Lara-Nino, A. Diaz-Perez, M. Morales-Sandoval, Arsitektur perangkat keras ringan untuk sandi saat ini di FPGA, IEEE Trans. Circuit. Syst. I: Makalah Reguler. 64 (9) (2017) 2544–2555, doi:10.1109/TCSI.2017.2686783.
Tadashi Okabe, Implementasi dan evaluasi FPGA dari cipher blok ringan - Boron, Int. J. Eng. Dev. Res. 5 (2017) 207–216.
T. Xu, JB Wendt, M. Potkonjak, Keamanan sistem IoT: tantangan dan peluang desain, dalam: Konferensi Internasional IEEE/ACM tentang Desain Berbantuan Komputer (ICCAD) 2014, 2014, hlm. 417–423, doi:10.1109/ICCAD.2014.7001385.
I. 14443-2:2010, Kartu identifikasi - Kartu sirkuit terpadu tanpa kontak - Kartu kedekatan - Bagian 2: daya frekuensi radio dan antarmuka sinyal, 2010,
G. Bansod, A. Patil, S. Sutar, N. Pisharoty, Anu: desain sandi ultra ringan untuk keamanan di IoT, Secur. Commun. Netw. 9 (18) (2016) 5238–5251, doi:10.1002/ detik.1692.https://onlinelibrary.wiley.com/doi/pdf/10.1002/sec.1692
N. Hanley, M. ONeill, Perbandingan perangkat keras dari cipher blok iso/iec 29192-2, dalam: Simposium Tahunan IEEE Computer Society tentang VLSI 2012, 2012, hlm. 57–62, doi: 10.1109/ISVLSI.2012.25.
A. Mhaouch, W. Elhamzi, AB Abdelali, M. Atri, Sandi blok piccolo ringan yang dioptimalkan: Implementasi yang efisien dalam hal luas area, dalam: Traitement du Signal, Vol. 39, No. 3, hlm. 805-814, 2022, hlm. 1–6, doi:10.18280/ts.390305.
N. Shrivastava, B. Acharya, Implementasi FPGA arsitektur cipher blok persegi panjang, 2019, 10.35940/ijitee.g5481.0881019
Downloads
Published
Issue
Section
License
Copyright (c) 2026 Jurnal Komputasi
This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License.
